Bachelor/vhdl-modules: VHDL implementation of transceiver, job parser and hardware accelerator modules @ v0.3.0

subDesTagesMitExtraKaese 3d6c997e9b added float relu and sigmoid		vor 4 Jahren
..
bd	57b56ee006 constraints	vor 4 Jahren
constraints	49c489734b init	vor 5 Jahren
hdl	41cdf232fd fixed conv2d timings	vor 4 Jahren
ip	3d6c997e9b added float relu and sigmoid	vor 4 Jahren
ip_repo	b7e2c5f4c6 deleted old ips	vor 4 Jahren
testbench	41cdf232fd fixed conv2d timings	vor 4 Jahren