VHDL implementation of transceiver, job parser and hardware accelerator modules

subDesTagesMitExtraKaese 25f53b2c2a added vivado-git 5 년 전
sources 2c5882b1f0 init 5 년 전
vivado-git @ 6fdeefa9c3 25f53b2c2a added vivado-git 5 년 전
.gitignore 25f53b2c2a added vivado-git 5 년 전
.gitmodules 2c5882b1f0 init 5 년 전
README.md 2c5882b1f0 init 5 년 전
RepoVivadoVersion 2c5882b1f0 init 5 년 전
checkin.pl 2c5882b1f0 init 5 년 전
checkout.pl 2c5882b1f0 init 5 년 전
condor_build.pl 2c5882b1f0 init 5 년 전
projects.list 2c5882b1f0 init 5 년 전

README.md

modules-vhdl-ip

VHDL implementation of job parser and hardware accelerator modules